This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-146491

(43)公開日 平成7年(1995)6月6日


(51) Int.Cl. ⁶	識別記号	庁内整理番号	FI				Like Strate	
							坟 你 农 7	示箇所
G02F 1/136	500							
1/134	3							
H01L 29/786								
		9056-4M	H01L	29/ 78	3 1 1	Α		
			審查請求	未請求	請求項の数 6	FD	(全 9) 頁)
(21)出願番号	特願平5-317342		(71)出顧人	0000021	85			
				ソニーを	朱式会社			
(22)出願日	平成5年(1993)11		東京都品川区北品川6丁目7番35号					
			(72)発明者	猪野 弘	全 充			
				東京都品	副川区北岛川67	「目7≹	\$35号	ソニ
				一株式会	社内			
			(72)発明者	林久村	推			
				東京都品	副区北岛川67	「目74	\$35号	ソニ
				一株式会	会社内			
			(74)代理人	弁理士	鈴木 晴敏			

(54) 【発明の名称】 表示素子基板用半導体装置

(57)【要約】

【目的】 表示素子基板用半導体装置に設けられる付加容量の大容量化を図る。

【構成】 表示素子基板用半導体装置は絶縁基板4を用いて構成されており、その上にはマトリクス状に配列した画素電極1、個々の画素電極を駆動するスイッチング素子2及び各画素電極1に対応する付加容量3とが集積形成されている。スイッチング素子2が形成された下層領域と、画素電極1が形成された上層領域との間に平坦化層5からなる中層領域が介在している。付加容量3は、平坦化層5に設けられたトレンチ6内に形成されている。付加容量3は第一金属電極膜7、誘電体膜8及び第二金属電極膜9からなる積層構造を有している。



PATENT ABSTRACTS OF JAPAN

(11) Publication number: 07146491 A

(43) Date of publication of application: 06.06.95

(51) Int. CI

G02F 1/136 G02F 1/1343 H01L 29/786

(21) Application number: 05317342

(22) Date of filing: 24.11.93

(71) Applicant:

SONY CORP

(72) Inventor:

INO MASUMITSU HAYASHI HISAO


(54) SEMICONDUCTOR DEVICE FOR DISPLAY ELEMENT SUBSTRATE

COPYRIGHT: (C)1995,JPO

(57) Abstract:

PURPOSE: To make large the supplementary capacitance furnished on a semiconductor device for a display element substrate

CONSTITUTION: A semiconductor device for a display element substrate is configured with an insulative substrate 4, and thereon picture element electrodes 1 arranged in matrix form, switching elements 2 to drive respective picture element electrodes, and supplementary capacitances 3 corresponding to respective picture element electrodes 1 are provided in laminate. A middle-layer region consisting of a flattened layer 5 is interposed between the under-layer region where the switching elements 2 are formed and the over-layer region where the picture element electrodes 1 are formed. The supplementary capacitances 3 are formed in a trench 6 furnished in the flattened layer 5. The supplementary capacitance 3 has a laminate structure consisting of the first metal electrode film 7, dielectric substance film 8, and second metal electrode film 9.



1

【特許請求の範囲】

【請求項1】 マトリクス状に配列した画素電極、個々の画素電極を駆動するスイッチング素子及び各画素電極に対応する付加容量とが絶縁基板上に集積形成された表示素子基板用半導体装置において、

該スイッチング素子が形成された下層領域と、該画素電極が形成された上層領域との間に平坦化層からなる中層領域が介在しており、

前記付加容量は、該中層領域に形成されている事を特徴とする表示素子基板用半導体装置。

【請求項2】 前記付加容量は、該中層領域内で重ねて 形成された第一金属電極膜、誘電体膜及び第二金属電極 膜からなる事を特徴とする請求項1記載の表示素子基板 用半導体装置。

【請求項3】 前記誘電体膜は、第一金属電極膜の陽極酸化膜からなる事を特徴とする請求項2記載の表示素子基板用半導体装置。

【請求項4】 前記付加容量は、該平坦化層に形成されたトレンチ内に設けられている事を特徴とする請求項1 記載の表示素子基板用半導体装置。

【請求項5】 前記平坦化層は、写真食刻加工可能な透明樹脂材料からなる事を特徴とする請求項4記載の表示 素子基板用半導体装置。

【請求項6】 マトリクス状に配列した画素電極、個々の画素電極を駆動するスイッチング素子及び各画素電極に対応する付加容量とが絶縁基板上に集積形成された表示素子基板用半導体装置において、

該絶縁基板の表面には厚肉の下地層が形成されており、 前記画素電極及び前記スイッチング素子は該下地層の表面に形成されている一方、前記付加容量は該下地層に設 30 けられたトレンチ内に形成されている事を特徴とする表示素子基板用半導体装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は表示素子基板用半導体装置に関する。より詳しくは、マトリクス状に配列した画素電極に対応して設けられる付加容量の構造に関する。 【0002】

【従来の技術】表示素子基板用半導体装置はマトリクス て最適化す 状に配列した画素電極、個々の画素電極を駆動するスイ 40 ン注入時のッチング素子及び各画素電極に対応する付加容量とが絶 縁基板上に集積形成された構造となっている。表示素子 基板用半導体装置は例えばアクティブマトリクス液晶ディスプレイの駆動基板として用いられる。現在表示品質 の向上を図る上で、スイッチング素子として用いられる でにも限り でにも限り ありり のりと変のリーク電流に起因する信号電荷保持能力の低下が問 超となっている。これに対処する為、画素電極に接続さ さむ為アクれている付加容量の増大化が最も有効な手段の一つとさ した場合形 れている。一方、アクティブマトリクス液晶ディスプレ 50 があった。

2

イの高精細化が必要となってきており、益々一画素当たりのサイズが微細化されてきている。高精細化及び微細化に当たって特に問題となるのが画素開口率である。画素開口率の悪化要因として、薄膜トランジスタ及び付加容量の素子サイズがある。

【0003】付加容量の素子サイズを縮小し画素開口室 を確保する為トレンチ構造が提案されており、例えば特 開平1-81262号公報に開示されている。トレンチ 構造は図13に示す様に、絶縁基板101にトレンチ1 10 02を形成して、付加容量103をその内部に作り込む ものである。トレンチ102の側壁を利用する事により 付加容量の実効面積を稼ぐとともに、表面積の縮小化を 図っている。絶縁基板101の表面には画素電極104 とスイッチング素子105も形成されている。スイッチ ング素子105はポリシリコン薄膜106と、ゲート絶 縁膜107を介してその上に積層されたゲート電極10 8とから構成されている。ゲート電極108は他のポリ シリコン薄膜を所定の形状にパタニングしたものであ る。薄膜トランジスタのソース領域Sには信号電極10 20 9が接続されており、ドレイン領域Dには前述した画素 電極104が接続されている。

【0004】付加容量103は第一電極110、誘電体膜111、第二電極112の積層構造からなる。第一電極110はポリシリコン薄膜106と同一層であり、誘電体膜111はゲート絶縁膜107と同一層であり、第二電極112はゲート電極108と同一層である。 【0005】

【発明が解決しようとする課題】トレンチ構造を有する 付加容量103では、下側の第一電極110として用い られるポリシリコン薄膜の低抵抗化を図る必要がある。 この為不純物の熱拡散処理が行なわれる。しかしなが ら、付加容量103に対する熱拡散処理を行なった後、 薄膜トランジスタ作成工程に移ると、素子領域へ不純物 が再拡散するという不具合があり、薄膜トランジスタの 特性が損なわれるという課題があった。これに換えて、 発明者は先の特許出願で低抵抗化を図る手段として、不 純物のイオン注入処理を提案している。この場合にはイ オン注入による不純物の飛程距離をトレンチ側壁に対し て最適化する必要がある。しかしながら実際には、イオ ン注入時のエネルギーのばらつきあるいはトレンチ側壁 のテーバ角のばらつきがある為、均一に低抵抗化を図る 事が困難であった。又、トレンチの深さが飛程距離に依 存して決定される為、あまり大きく設定する事ができず 通常3μm以上にする事は難しかった。従って、大容量 化にも限界があった。

【0006】加えて、絶縁基板上にスイッチング素子及び付加容量を集積形成した構造では、表面状態が凹凸を含む為アクティブマトリクス液晶ディスプレイ等に応用した場合液晶の配向制御が均一に行なえないという課題

3

[0007]

【課題を解決するための手段】上述した従来の技術の課 題を解決する為以下の手段を講じた。即ち、本発明にか かる表示素子基板用半導体装置は基本的な構成として、 マトリクス状に配列した画素電極、個々の画素電極を駆 動するスイッチング素子及び各画素電極に対応する付加 容量とが絶縁基板上に集積形成されている。かかる構造 において、スイッチング素子が形成された下層領域と画 素電極が形成された上層領域との間に平坦化層からなる 中層領域が介在している。本発明の特徴事項として、前 10 記付加容量は、該中層領域に形成されている。

【0008】具体的には、前記付加容量は該中層領域内 で重ねて形成された第一金属電極膜、誘電体膜及び第二 金属電極膜からなる。前記誘電体膜は第一金属電極膜の 陽極酸化膜からなる。かかる積層構造を有する付加容量 は、該平坦化層に形成されたトレンチ内に設けられてい る。トレンチを形成する為、前記平坦化層は、写真食刻 加工可能な透明樹脂材料からなる。

【0009】本発明は平坦化層を介在させた基板構造に 縁基板の表面に厚肉の下地層が形成される。画素電極及 びスイッチング素子はこの下地層の表面に形成されてい る一方、付加容量は下地層に設けられたトレンチ内に形 成される。

[0010]

【作用】本発明によればスイッチング素子が形成された。 下層領域と画素電極が形成された上層領域との間に平坦 化層が介在しており、絶縁基板表面の凹凸が除かれてい る。これにより表示素子基板用半導体装置をアクティブ マトリクス液晶ディスプレイの駆動基板として用いた場 30 その具体例を挙げる。 合、液晶の配向制御が容易になりディスプレイの高精細 化が促進できる。又、付加容量は平坦化層に形成された

トレンチ内に設けられる。これにより付加容量を立体構 造化でき容量増大化が図れる一方、素子の占有面積を縮 小できるので画素開口率が改善する。付加容量を一対の 金属電極膜と両者に挟持された誘電体膜で構成する事に より、特に低抵抗化を図る事なく低温プロセスで付加容 量を作成できる。従って、平坦化層と付加容量との間で プロセス上の整合性がとれている。

[0011]

【実施例】以下図面を参照して本発明の好適な実施例を 詳細に説明する。図1は本発明にかかる表示素子基板用 半導体装置の第1実施例を示す模式的な断面図である。 図示する様に、表示素子基板用半導体装置はマトリクス 状に配列した画素電極1、個々の画素電極を駆動するス イッチング素子2、各画素電極1に対応する付加容量3 とが絶縁基板4上に集積形成されている。表示素子基板 用半導体装置は積層構造を有しており、下層領域にはス イッチング素子2等が形成されている。上層領域には画 素電極1等が形成されている。この下層領域と上層領域 との間に平坦化層5からなる中層領域が介在している。 限られるものではない。本発明の他の側面によれば、絶 20 この平坦化層5は絶縁基板4表面の凹凸を吸収し表面の 平坦化を図るものである。本発明の特徴事項として付加 容量3は中層領域に形成されている。具体的には平坦化 層5 に形成されたトレンチ6内に設けられている。付加 容量3はトレンチ6の側壁及び底壁に沿って積層された 第一金属電極膜7、誘電体膜8、第二金属電極膜9とか ら構成されている。誘電体膜8は第一金属電極膜7の陽 極酸化膜からなる。第一金属電極膜7、その陽極酸化膜 からなる誘電体膜8、第二金属電極膜9の組み合わせと、 しては様々な金属材料が選択可能である。以下の表1に

【表1】

 $Ta+Ta_2 O_5 + Ta$, $MoTa+MoTaO_2 + MoTa$, $Ta+Ta_2 O_5 + ITO$, $MoTa+MoTaO_2 + ITO$ $Al + Al_2 O_3 + Al$, $Al + Al_2 O_3 + I TO$, Ta+Ta₂ O₅ +Al, MoTa+MoTaO₂ +Al $Al + Al_2 O_3 + Ta$, $Al + Al_2 O_3 + Mo Ta$, $Ta+Ta_2 O_5 +ScO_x$, $MoTa+MoTaO_2 +ScO_x$ Ta+Ta₂ O₅ +Cr, MoTa+MoTaO₂ +Cr, Ta+Ta₂ O₅ +Ti, MoTa+MoTaO₂ +Ti. Ta+Ta₂ O₅ +Al Sc, MoTa+MoTaO₂ +Al Sc, Ti+TiO2 +Ti, Ti+TiO2 +Al, $Al + Al_2 O_3 + Mo, Ti + Ti O_2 + Ta$ Ti+TiO2 +MoTa, Ti+TiO2 +Cr, Ti+TiO2 +A&Sc, Ti+TiO2 +Mo, Ti+TiO2+ITO, MoTa+MoTaO2+Mo, $Cr+CrO_2+Cr$, $Cr+CrO_2+Ta$, $Cr+CrO_2+MoTa$, $Cr+CrO_2+ITO$, $Cr+CrO_2+ScO_x$, $Cr+CrO_2+Ti$ Al +Al 2 O3 +Al Si, Ta+Ta2 O5 +Al Si, MoTa+MoTa O_2 +A ℓ Si, Ti+Ti O_2 +A ℓ Si

【0012】本例ではスイッチング素子2はNチャネル 型の薄膜トランジスタからなる。薄膜トランジスタは所 30 定の形状にバタニングされたポリシリコン膜10を用い て構成されている。ボリシリコン膜10の上にはゲート 絶縁膜llを介してゲート電極Gが形成されている。ポ リシリコン膜10はゲート電極G直下のチャネル領域 と、その両側のソース領域S及びドレイン領域Dに区分 されている。なおチャネル領域とソース領域Sの間、及 びチャネル領域とドレイン領域Dの間には低濃度不純物 領域が介在しており、薄膜トランジスタはLDD構造と なっている。ドレイン領域Dはトレンチ6の底部におい て付加容量3の第一金属電極膜7と接触している。この 40 第一金属電極膜7はトレンチ6の側壁を通って平坦化層 5の表面にまで延設されており画素電極1と電気接続し ている。従って画素電極1は第一金属電極膜7を介して 薄膜トランジスタのドレイン領域Dと電気接続している 事になる。一方薄膜トランジスタのソース領域Sには第 一層間絶縁膜12を介して信号電極13が電気接続して いる。この信号電極13は第二層間絶縁膜14により被 覆されている。この第二層間絶縁膜14の上にはスイッ チング素子2と整合してキャップ膜15が形成されい る。このキャップ膜 15は層間絶縁膜に含まれる水素を 50 ちに本実施例では薄膜トランジスタのドレイン領域Dと

ポリシリコン膜10に導入して水素化処理を行なう際の 拡散防止膜として機能する。以上キャップ膜15までが 下層領域を構成し、その上に平坦化層5からなる中層領 域が重ねられている。 さらにその上には画素電極 1 等か らなる上層領域が重ねられている。

【0013】以上説明した様に本実施例では、付加容量 3を第一金属電極膜7及び第二金属電極膜9から構成し ており、両者の間に誘電体膜8を介在させている。この 誘電体膜8は陽極酸化法により第一金属電極膜7を低温 酸化して成膜する。その上部に第二金属電極膜9を堆積 する。従来法と異なり、この方法では第一金属電極膜7 自身が十分に低い抵抗値を有している。従って従来の様 にポリシリコンを付加容量の電極として用いた際行なっ ていた低抵抗化処理が不要となる。又、不純物拡散によ る低抵抗化処理の際、不純物活性化の為に行なっていた 900℃以上の加熱処理が不要となる。本例では金属電 極膜は300℃以下の温度で例えば真空蒸着により成膜 可能であり、低温プロセスとなるので平坦化層5として 有機材料を用いた場合にもプロセス上の障害が発生しな い。この為、アクティブマトリクス液晶ディスプレイの 高精細化に不可欠な平坦化層5の採用が可能になる。さ 画素電極 1 が第一金属電極膜 7 によりトレンチ6 を介して電気接続されている。換言するとトレンチ6 自体がコンタクトホールの機能を果たすとともに、このトレンチ6 に付加容量 3 を実装できる。よって各画素に割り付けられる素子のサイズをコンパクト化する事が可能になる。

【0014】図2は、図1に示した表示素子基板用半導 体装置の半完成品状態を表わす模式的な断面図である。 本図はトレンチ6を平坦化層5に形成した後の状態を表 わしている。本例では平坦化層5は写真食刻加工可能な 10 透明樹脂材料を用いている。例えば感光性を有するアク リル系樹脂もしくはスチレン系樹脂を用いる事ができ る。具体的には、例えば日本合成ゴムのHRC-21, HRC-28、HRC-26、JSS等を用いる事がで きる。あるいは東ソーのS010、S100等を用いる 事ができる。写真食刻加工可能な透明樹脂材料を用いる とフォトマスクを介した光露光という簡便な加工処理に より、平坦化層5にトレンチ6を形成する事ができる。 なおフォトリソグラフィに代えて、所定のレジストを介 したドライエッチングによりトレンチ6を形成する事も 20 可能である。ドライエッチングとしては例えばCF、/ O、の混合ガスを用いたプラズマエッチングを採用でき る。しかしながらプラズマエッチングを行なった場合に はトレンチ6の底部に露出するポリシリコン膜に対して プラズマダメージを与える惧れがある。この点に鑑み、 平坦化層5の材料としては上述した様にフォトリソグラ フィ可能な感光性透明樹脂材料を採用する事が好まし

【0015】図3は本発明にかかる表示素子基板用半導 体装置の第2実施例を示す模式的な断面図である。理解 30 を容易にする為、図1に示した第1実施例と対応する部 分には対応する参照番号を付してある。本例ではスイッ チング素子2が、ボトムゲート型の薄膜トランジスタか らなる。即ち絶縁基板4の表面には金属又はポリシリコ ンを所定の形状にパタニングしたゲート電極Gが形成さ れている。ゲート電極Gの表面は、例えばP-SiN: Hからなるゲート絶縁膜11で覆われている。ゲート絶 縁膜11の上にはアモルファスシリコン膜300が成膜 されている。さらにその上にはソース領域SとなるN+ 型アモルファスシリコン膜301が形成されるととも に、ドレイン領域Dとして同じくN+型アモルファスシ リコン膜302が形成される。ソース側のN+型アモル ファスシリコン膜301にはシリコンを添加したアルミ ニウム等からなる信号電極13が接続されている。かか る構成を有するスイッチング素子2はP-SiN:Hか らなる層間絶縁膜12により被覆されている。

【0016】上述した層間絶縁膜12の上には平坦化層5が成膜されている。この平坦化層5にはトレンチ6が形成されており、その内部に付加容量3が設けられる。付加容量3は第一金属電極膜7、誘電体膜8、第二金属50

電極膜9の積層構造からなる。第一金属電極膜7はトレンチ6の底部に露出するドレイン側のN+型アモルファスシリコン膜302に接続している。この第一金属電極膜7はトレンチ6の側壁を通って平坦化層5の表面にまで延設されており、画素電極1と電気接続する様になっている。なお画素電極1は例えば1TO等からなる透明導電膜を所定の形状にパタニングしたものである。本発明にかかる付加容量3は回路的に並行して接地される為、第一金属電極膜7を延長する事により画素電極1と電気接続できる。前述した様に画素電極1は第一金属電極膜7の上部に形成されており、誘電体膜8を一部除去した状態で接続される。

【0017】なおアモルファスシリコン薄膜トランジス タのゲート電極としてCr, Ta, Mo, MoTa等の 金属材料を用いる事ができる。又、アモルファスシリコ ン薄膜トランジスタのソース側及びドレイン側電極材料 として、シリコンを添加したアルミニウムに代え、C r. Mo. MoTa等の金属を用いる事も可能である。 【0018】図4は本発明にかかる表示素子基板用半導 体装置の第3実施例を示す模式的な部分断面図である。 スイッチング素子2としてボトムゲート型の薄膜トラン ジスタを採用しており、基本的な構成は図3に示した第 2 実施例と同様である。従って、対応する部分には対応 する参照番号を付して理解を容易にしている。異なる点 は、ドレインD側のN+型アモルファスシリコン膜30 2とトレンチ6の底部に延設された第一金属電極膜7と の間に、接続電極303を介在させ接続ラインの低抵抗 化を図った事である。この接続電極303はソースS側 に接続される信号電極13と同一の材料により形成でき

【0019】図5は本発明に従って形成されたトレンチ型容量の電気特性を示すグラフである。横軸に印加電圧をとり、縦軸に付加容量の変化を表わし、周波数をパラメータとしてとってある。なお縦軸は、全容量(Ctotal)に対する付加容量の変動量(Cox)の比でとってある。グラフから明らかな様に、第一金属電極膜と第二金属電極膜の間に印加される電圧に対して容量変化は殆どなく、安定した特性が得られる。又周波数追従性に関しても特に1MHz程度の髙周波領域で極めて安定し40でいる事が分かる。

【0020】これに対して図6のグラフはポリシリコン 薄膜を電極として用いた従来のトレンチ型容量の特性を 示すグラフである。グラフから明らかな様に従来の付加 容量は印加電圧に対して容量変化が生じており安定した 特性が得られない。又周波数追従性に対しても特に高周 波数側で不安定となっている。

【0021】次に図7ないし図10を参照して、図1に示した表示素子基板用半導体装置の製造方法を詳細に説明する。先ず最初に図7の工程Aで、絶縁基板(本例では石英基板)51の表面に、LPCVD法によりポリシ

リコン膜52を堆積し所定の形状にパタニングする。次 に工程Bで、ポリシリコン膜52の表面にゲート絶縁膜 53を形成する。本例では、このゲート絶縁膜53は5 iO、/Si, N、/SiO、の三層構造を有してお り、熱酸化法とLPCVD法を組み合わせて形成され る。工程Cで、ゲート絶縁膜53の上にLPCVD法で ポリシリコン膜を成膜する。さらに燐を拡散し低抵抗化 を図った後所定の形状にパタニングしてゲート電極54 に加工する。さらに工程Dでドライエッチングによりゲ ート絶縁膜53の不要部分をカッティング除去する。 【0022】次に図8の工程Eに移り、イオン注入法に より例えばAsイオンを注入しポリシリコン膜52にソ ース領域S及びドレイン領域Dを設ける。併せて、LD D領域も形成する。以上によりトップゲート型の薄膜ト ランジスタが形成される。次に工程Fで、CVD法によ りPSGを堆積し第一層間絶縁膜55を成膜する。工程 Gでウェットエッチングによりソース領域Sに連通する コンタクトホールを形成する。続いてスパッタリングに よりアルミニウムを成膜し所定の形状にバタニングして 信号電極56に加工する。次に工程HでCVD法により 20 PSGを堆積し第二層間絶縁膜57を成膜する。

q

【0023】次に図9の工程Iに移り、PCVD法によ りP-SiNを成膜し所定の形状にパタニングしてキャ ップ膜58に加工する。さらにウェットエッチングによ りドレイン領域Dに連通するコンタクトホールを開口す る。次に工程」で写真食刻加工可能な透明樹脂材料を塗 布し平坦化層59を設ける。さらに平坦化層59を写真 食刻(フォトリソグラフィ)し該コンタクトホールに整 合してトレンチ60を設ける。トレンチ60の底部には ドレイン領域Dが露出する。続いて工程Kで真空蒸着も 30 しくはスパッタリングにより第一金属電極膜61を成膜 し所定の形状にパタニングする。第一金属電極膜61の 成膜は300℃以下の低温で実施する事ができ、平坦化 層59に対して悪影響を及ぼさない。又平坦化層59の 厚みに応じたトレンチ60の側壁に沿って第一金属電極 膜61を形成できるので、十分な電極面積を確保でき付 加容量の大容量化が可能になる。

【0024】次に図10の工程しに移り、陽極酸化法により第一金属電極膜61の表面を酸化し誘電体膜62を形成する。陽極酸化も比較的低温で行なう事が可能である。又ピンホールがない緻密な誘電体膜が形成できる。次に工程Mでスパッタリングにより第二金属電極膜63を成膜しトレンチ60内部を埋め込む。以上によりトレンチ型の付加容量が平坦化層59に形成される。最後に工程Nで誘電体膜62をエッチングで部分的に除去し下地の第一金属電極膜61を露出する。さらにスパッタリングにより1TO等の透明導電膜を成膜し所定の形状にパタニングして画素電極64に加工する。この様にしてトレンチ構造の付加容量を備えた表示素子基板用半導体装置が完成する。

【0025】図11は以上の様にして作成された表示素子基板用半導体装置を用いて組み立てられたアクティブマトリクス液晶ディスプレイの一例を示す模式的な部分断面図である。図示する様に表示素子基板用半導体装置に対して所定の間隙を介しガラス基板65が貼り合わされている。該間隙内には液晶層66が封入されている。又ガラス基板65の内表面には対向電極67が形成されている。図から理解される様に、液晶層66は平坦化層59によって平坦化された石英基板51の表面と、本来10平坦なガラス基板65の表面との間に挟持され、画面全体に渡って均一な厚みが維持できるとともに配向制御も容易である。

【0026】図12は本発明にかかる表示素子基板用半 導体装置の変形例を示す模式的な部分断面図である。図 示する様に本装置はマトリクス状に配列した画素電極2 01、個々の画素電極を駆動するスイッチング素子20 2及び各画素電極201に対応する付加容量203とが 絶縁基板204の上に集積形成されている。本例ではス イッチング素子202はボトムゲート型の薄膜トランジ スタからなり、基本的な構成は図4に示したボトムゲー ト型薄膜トランジスタと同一である。絶縁基板204の 表面には厚肉の下地層205が形成されている。この下 地層205は前述した平坦化層と同様に写真食刻加工可 能な透明樹脂材料からなる。下地層205の表面に、前 述したボトムゲート型の薄膜トランジスタからなるスイ ッチング素子202が形成されている。このスイッチン グ素子202は層間絶縁膜206により被覆されてお り、その上に前述した画素電極201がパタニング形成 されている。一方、付加容量203は下地層205に設 けられたトレンチ207内に形成されている。具体的に は、第一金属電極膜208、誘電体膜209、第二金属 電極膜210の積層構造からなる。なお第一金属電極膜 208はトレンチ207の側壁から表面に向って延設さ れており、ボトムゲート型薄膜トランジスタのドレイン 側に電気接続している。加えてこのドレイン側に設けら れたコンタクトホールを介して画素電極201との電気 接続がとられている。本例では絶縁基板204の上に厚 肉の下地層205を設ける事によりトレンチ207の深 さが大きくなり付加容量203の大容量化を図る事が可 能である。又、第一金属電極膜208、誘電体膜20 9、第二金属電極膜210は低温プロセスにより形成で きる。第一金属電極膜208は十分な導電率を有してお り特に低抵抗化を別途図る必要はない。

[0027]

【発明の効果】以上説明した様に本発明によれば平坦化層にトレンチを形成しこの内部に付加容量を設ける事により、容量値を増大化でき、対応する画素電極に割り当てられた信号電荷の保持能力が高まり、画像品位の向上が違成できるという効果がある。付加容量の電極材料と50 して金属を用いる為低温処理が可能でありプロセス上平

12

坦化層との整合性が確保できるという効果が得られる。 又、付加容量の誘電体膜として下地金属電極の陽極酸化 膜を用いる為、ピンホールがない緻密な絶縁膜が形成で き安定した付加容量を得る事ができるという効果があ る。

11

【図面の簡単な説明】

- 【図1】本発明にかかる表示素子基板用半導体装置の第 1実施例を示す部分断面図である。
- 【図2】図1に示した表示素子基板用半導体装置の半完成品状態を示す断面図である。
- 【図3】本発明にかかる表示素子基板用半導体装置の第 2実施例を示す断面図である。
- 【図4】同じく第3実施例を示す断面図である。
- 【図5】本発明にかかる付加容量の電気特性を示すグラフである。
- 【図6】従来の付加容量の電気特性を示すグラフである。
- 【図7】第1実施例にかかる表示素子基板用半導体装置の製造方法を示す工程図である。
- 【図8】同じく製造工程図である。
- 【図9】同じく製造工程図である。
- 【図10】同じく製造工程図である。

*【図11】本発明にかかる表示素子基板用半導体装置を 用いて組み立てられたアクティブマトリクス液晶ディス プレイの一例を示す部分断面図である。

【図12】本発明にかかる表示素子基板用半導体装置の 変形例を示す断面図である。

【図13】従来の表示素子基板用半導体装置の一例を示す断面図である。

【符号の説明】

- 1 画素電極
- 10 2 スイッチング素子
 - 3 付加容量
 - 4 絶縁基板
 - 5 平坦化層
 - 6 トレンチ
 - 7 第一金属電極膜
 - 8 誘電体膜
 - 9 第二金属電極膜
 - 10 ポリシリコン膜
 - 11 ゲート絶縁膜
- 20 12 第一層間絶縁膜
 - 14 第二層間絶縁膜

【図1】

【図6】

